Napíšeme modul testbench a spustíme simulaci v prostředí ModelSim od společnosti Altera.
Nezbytné
- - počítač;
- - nainstalované vývojové prostředí Quartus II + ModelSim.
Instrukce
Krok 1
Prvním krokem je zajistit, aby byla cesta k nástroji ModelSim zadána ve vývojovém prostředí Quartus II. Chcete-li to provést, otevřete nabídku Nástroje -> Možnosti. V možnostech přejděte na Obecné -> Možnosti nástroje EDA. Najdeme pole ModelSim-Altera a do něj napíšeme C: / altera / 13.0sp1 / modelsim_ase / win32aloem nebo kliknutím na tlačítko se třemi tečkami vyhledáme tento adresář v našem počítači. Přirozeně pro verzi Quartus jinou než moji, budete mít vlastní cestu k adresáři "win32aloem".
Krok 2
Máte projekt pro FPGA v Quartus II. Jak psát testy nebo testbenches (testbench) - toto je téma pro samostatný článek. Prozatím předpokládejme, že váš testbench již byl napsán. Nyní musíte vývojovému prostředí sdělit, který test chcete při simulaci použít. Chcete-li to provést, otevřete nastavení prostřednictvím nabídky Přiřazení -> Nastavení … V okně, které se otevře, klikněte v části Nastavení nástroje EDA -> Simulace na tlačítko Testovací stolice … Mimochodem můžete nastavit několik testů a při kompilaci projektu přepněte na požadovaný.
Krok 3
Otevřelo se okno pro úpravy testů. Zatím jsme nevytvořili žádné testovací lavice, takže seznam je prázdný. Klikněte na tlačítko Nové … V okně, které se otevře, musíte provést nastavení testu.
Vlevo od pole klikněte na tlačítko se třemi tečkami. Vyberte soubor s kódem testbench a klikněte na Otevřít. Nyní klikněte na tlačítko Přidat. Test se objevil v seznamu testů.
Poté v poli nastavte název modulu nejvyšší úrovně, který je definován ve vašem testbench. Do pole můžete zadat libovolný název, ve výchozím nastavení se automaticky vytvoří stejný název jako název modulu.
A je to, nastavili jsme základní nastavení testu. Dvakrát klikněte na OK. Nyní se náš test objevil v rozevíracím seznamu testovacích stolů. Znovu klikněte na OK.
Krok 4
Pokud jste syntézu projektu ještě neprovedli, je čas to udělat. Z nabídky vyberte Zpracování -> Start -> Spustit analýzu a syntézu nebo stiskněte kombinaci kláves Ctrl + K nebo jednoduše klikněte na odpovídající ikonu v horním panelu.
Krok 5
Lze spustit simulaci. Vyberte Nástroje -> Spustit simulační nástroj -> RTL Simulace z nabídky (1) nebo klikněte na ikonu RTL Simulace v horním panelu (2).
Krok 6
Spustí se nástroj ModelSim, který provede všechny pokyny napsané ve vašem testbench, a zastaví se (pokud jste to konkrétně označili direktivou $ stop v testovacím kódu). Na obrazovce se zobrazí diagramy úrovní vstupních a výstupních signálů FPGA, které jste popsali ve svém projektu.
